Первая тестовая микросхема EPAC RISC-V в рамках инициативы European Processor Initiative

European Processor Initiative (EPI), совместный проект 28 партнеров, стремящихся создать собственные технологии и инфраструктуру высокопроизводительных вычислений (HPC) для Европейского Союза, объявила о важной вехе: снятие с ленты своего первого тестового чипа RISC-V, EPAC1.0.

Я очень рад, что партнеры с разным опытом и мотивацией смогли совместно разработать этот чип, приложив все свои усилия к коллективному успеху, - говорит координатор проекта Хесус Лабарта. Это полностью европейский дизайн, основанный на видении вычислений, ориентированных на пропускную способность, и обладающий характеристиками, которые приведут к высокой производительности программистов и достижению очень высокой производительности при низком энергопотреблении и затратах. Хотя это всего лишь начальный тестовый чип, он может стать значительным шагом вперед в области высокопроизводительных вычислений, но также и для периферийных и встроенных приложений .

Ключевой задачей в этом дизайне и архитектуре было не только достижение максимальной пропускной способности и низкие уровни мощности в ускорителях, работающих на частоте более 1 ГГц , - добавляет Норберт Шуман из Fraunhofer IIS, который помогал в разработке и доработал чип для производства на узле 22FDX GlobalFoundries, но также для синхронизации, как в концерте с памятью доступ и передача данных внутри микросхемы и к периферийным устройствам со скоростью выше 200 Гбит / с .

Конструкция EPAC1.0 включает четыре микрочастицы векторной обработки, объединяющие ядро ​​RISC-V SemiDynamics и блок векторной обработки, разработанный Суперкомпьютерным центром Барселоны (BSC) и Университетом Загреба, домашний узел, разработанный Чалмерсом, кэш L2, разработанный FORTH, трафаретный и тензорный ускоритель (STX), разработанный Fraunhofer IIS, ITWM и ETH Цюрих, переменная точность процессор (VRP) из CEA LIST, а также сеть на кристалле и SERDES, поставляемые EXTOLL.

Дополнительная информация о конструкции тестового чипа доступна на веб-сайте European Processor Initiative .

Efabless и SkyWater запускают чипIgnite, чтобы довести производство ASIC до всех

Вслед за шаттлами Open PDK MPW-ONE и MPW-TWO, на которых были представлены бесплатные аппаратные проекты с открытым исходным кодом, которым было предложено построить свои конструкции на кремнии на 130-нм платформе CMOS SkyWater, Efabless объявила, что расширяет программу до коммерческих и закрытых. - исходные проекты с использованием chipIgnite - стоимость производства составляет 9750 долларов за проект.

Подобно шаттлам, предоставленным в рамках Open PDK SkyWater, конструкции chipIgnite производятся по 130-нм техпроцессу CMOS с 10 мм² доступной проектной площади. Начальная цена в 9750 долларов включает выбор из 100 чипов QFN или 300 WCSP вместе с пятью оценочными платами; те, кто хочет более крупносерийное производство, могут подать заявку на получение 1000 деталей WCSP по 20 долларов каждая.

Программа chipIgnite предлагает уникальную ценность для дизайнера, которая включает не только дешевое производство, но также плату для разработки и прошивку. стек, чтобы упростить проверку и тестирование проекта , - говорит Эфаблесс о своем запуске. Все проекты, созданные в рамках программы chipIgnite, будут использовать полный шаблон эталонного дизайна чипа, который реализует физический ввод-вывод для чипа, а также предоставляет общую область управления для поддержки тестирования и оценки дизайна пользователя.

«Программа также включает дополнительный автоматизированный процесс разработки с открытым исходным кодом для реализации проектов, который позволяет пользователям создавать макеты для своих цифровых проектов из RTL. Программа chipIgnite предоставит пользователям гарантированное резервирование, чтобы гарантировать, что их проект будет включен .

Я рад видеть программу chipIgnite, предлагаемую Efabless, которая включает в себя множество различных совместных IP-разработчиков для проверки новых идей , говорит генеральный менеджер CHIPS Alliance Роб Мейнс о переезде. Эта платформа устраняет препятствия на пути к разработке микросхем и позволяет быстро изучить многие концепции.

Дополнительная информация доступна на сайте chipIgnite, с 19 из 40 слотов для проекта первого шаттла уже зарезервированы перед выходом на пленку 18 июня. Тем временем тем, у кого есть бесплатные проекты и проекты с открытым исходным кодом, следует обратить внимание на Программу Open MPW Shuttle, производственные затраты по которой покрывает Google.

Майкл Шредер дает компьютеру MIX Дональда Кнута лечение FPGA

Разработчик Майкл Шредер обратился к классическому тексту, который послужил источником вдохновения для своего последнего творения: Искусство компьютерного программирования, том 1 Дональда Кнута, взяв концепцию компьютера MIX и реализовав ее на ПЛИС.

Вы когда-нибудь слышали о (гипотетическом) первом полиненасыщенном компьютере MIX 1009 Дона Кнута? В этом проекте, - пишет Майкл для вступления, - мы создадим двоичную версию MIX-Computer, как описано в The Art of Computer Programming, Vol. 1 Дональда Э. Кнута, работающего на плате FPGA.

«Представленная реализация основана на плате разработки FPGA iCE40HX8K-EVB от компании Olimex Ltd., которая имеет хорошее свойство быть полностью открытым исходным кодом. Весь проект использует только бесплатное ПО FOSS и программное обеспечение с открытым исходным кодом, так что каждый может создать свой собственный MIX, следуя инструкциям в сборке .

Впервые опубликованный в 1968 году и еще не завершенный, работа Дональда Кнута The Art of Computer Programming монография - это основополагающая серия, в которой использовался интересный подход к определению собственного компьютера, MIX, с его собственным языком ассемблера. В то время как книги начали переходить на 64-битный вариант RISC, получивший название MMIX, реализация Майкла сосредоточена на исходном MIX.

Полная информация доступна в репозитории Майкла на GitLab вместе с полным исходным кодом, опубликованным под Стандартной общественной лицензией GNU 3.

RISC-V International запускает партнерскую программу развития

RISC-V International объявила о новой модели вклада в проект с открытым исходным кодом, который носит его имя и живет под его руководством: Партнерская программа по развитию RISC-V.

Я говорил с ключом архитекторы. Помимо разработки ISA, они были всего лишь несколькими архитекторами в каждой из своих компаний, разрабатывающих микроархитектуру и конечные продукты , - объясняет главный технический директор RISC-V Марк Химельштейн причины новой модели участия. У них едва было достаточно времени, чтобы внести свой вклад в усилия ISA, не говоря уже о работе над элементами экосистемы, такими как компиляторы, операционные системы или архитектурные тесты.

« Создание программы, в которой мы могли бы разделить работу на задачи. группам, освободить архитекторов для создания архитектуры, привлечь больше участников и признать, что усилия организаций казались отличной идеей. А остальное уже история!

Участники новой программы, как поясняет RISC-V International, будут самостоятельно вносить свой вклад в инженерную поддержку инициатив RISC-V посредством лидерства, разработки и ресурсов для реализации конкретных задач. технические результаты, которые приносят пользу экосистеме RISC-V . Общая цель: упростить сотрудничество при продвижении проектов, которые рабочие группы RISC-V определили для ратификации расширения.

Дополнительная информация о программе, в которой перечислены Китайская академия наук, ИКТ, ISCAS, RIOS и Индийский технологический институт Мадраса (IIT Madras) в качестве его первых членов можно найти на веб-сайте RISC-V.

OpenPOWER Foundation запускает «первый в истории» открытый BMC: LibreBMC

OpenPOWER Foundation объявила о создании рабочей группы для производства того, что, по ее утверждению, является первым в истории контроллером управления основной платой с полностью открытым программным и аппаратным обеспечением, LibreBMC.

BMC является критически важным компонентом ИТ-инфраструктуры, и в нем давно уже не существует открытого сотрудничества и инноваций , - говорит Джеймс Кулина, исполнительный директор OpenPOWER Foundation, о причине запуска проекта. Следующим логическим шагом является переход вниз по стеку и технологии открытых источников на уровне кремния. LibreBMC обеспечит улучшенную производительность, надежность, настройку и безопасность .

Мы рады, что можем поделиться своим опытом в области оборудования с открытым исходным кодом, программных инструментов и IP для LibreBMC , - добавляет Майкл Гилда, вице-президент по развитию бизнеса партнера проекта Antmicro. Открытые и безопасные серверные решения позволяют нам предлагать масштабируемые и открытые потоки в различных областях, от искусственного интеллекта и программного обеспечения до разработки ASIC и FPGA, и мы твердо верим, что серверные комнаты наших клиентов получат толчок к инновациям с открытым исходным кодом с LibreBMC.

В рамках проекта LibreBMC Antmicro создаст дополнительную карту на основе спецификации DC-SCM проекта Open Compute Project, построенной с использованием инструментов с полностью открытым исходным кодом, включая SymbiFlow, и реализации системы LiteX от Enjoy-Digital. -чип. Изначально мы разработали LiteX для внутренних нужд в Enjoy-Digital, - поясняет специалист по сопровождению LiteX Флоран Кермаррек. «Мы рады, что его использовали для разработки новых технологий открытого оборудования, таких как LibreBMC.

Среди других соавторов проекта - Google, Yadro, IBM и Raptor Computing Systems, последняя из которых уже работал над собственным полностью открытым BMC под кодовым названием Kestrel, используя специальную операционную систему на основе Zephyr вместо OpenBMC LibreBMC.

Доступна дополнительная информация и ссылка на Рабочую группу. на сайте OpenPOWER Foundation.

Antmicro и Western Digital добавляют динамическое планирование для Verilator по маршруту к UVM

Antmicro и Western Digital совместно работали над добавлением динамического планирования в Verilator в рамках дорожной карты универсальной методологии проверки с открытым исходным кодом (UVM) - исторически, утверждает компания. Отсутствует в ландшафте открытого исходного кода.

Несмотря на то, что появились новые подходы к проверке с открытым исходным кодом, в том числе превосходный Cocotb на основе Python (который мы также используем и поддерживаем), поддерживаемый FOSSi Foundation, Antmicro объясняет, что не каждый может легко принять его, особенно в долгосрочных проектах и ​​существующих кодовых базах, которые используют другой подход к проверке.

Возглавляя усилия по всесторонней поддержке UVM / SystemVerilog в инструментах с открытым исходным кодом, мы постепенно завершаем основные этапы, приближаясь к тому, что по сути будет модульной методологией / рабочим процессом проектирования микросхем на основе совместной работы. Некоторые примеры нашей деятельности в этой области включают обеспечение синтеза и моделирования ЦП Ibex с открытым исходным кодом в Verilator / Yosys через UHDM / Surelog, а также самый последний совместный проект с Western Digital, в котором мы разработали динамическое планирование в Verilator .

Часть того, что Antmicro описывает как более широкие, долгосрочные усилия, включающие Google и других членов альянса CHIPS по поддержке UVM / SystemVerilog в инструментах с открытым исходным кодом, проект расширил планировщик Verilator. Первоначальный планировщик Verilator [запускает] все последовательно, - объясняет Antmicro, - что в целом неплохой подход, но может помочь вам только до тех пор, пока фактически не выполняется код параллельно.

« Для запуска Для правильных стендов UVM в Verilator мы должны были уметь правильно обрабатывать языковые конструкции, специально разработанные для использования в симуляции. Эти функции включают в себя операторы задержки, вилки, операторы ожидания и события. Чтобы добиться всего этого, нам потребовалось добавить в Verilator динамический планировщик проверки концепции .

Полная версия проекта доступна на веб-сайте Antmicro , а исходный код динамического планировщика и примеры доступны в репозитории GitHub проекта под лицензией Apache License 2.0.

Antmicro запускает портал с открытым исходным кодом для демонстрации своих проектов

Чтобы лучше продемонстрировать свои различные разработки с открытым исходным кодом, начиная от интегральных схем для конкретных приложений (ASIC) и заканчивая облачными системами, Antmicro запустила специальный портал - универсальный сайт для вдохновения по ряду тем.

Более десяти лет мы предоставляем нашим клиентам коммерческую поддержку и инженерные услуги в области программного и аппаратного обеспечения с открытым исходным кодом, создавая передовые компьютерные системы для таких отраслей, как медицина, автомобилестроение, робототехника, аэрокосмическая промышленность и производство, - хвастается компания. «Наша разработка охватывает весь стек технологий, от ASIC и FPGA, аппаратных платформ и программного обеспечения искусственного интеллекта до сложных облачных систем и инструментальных экосистем. Мы также стали членами наиболее известных организаций, ориентированных на открытый исходный код, и являемся ведущими новаторами в области встроенных систем и машинного зрения.

«Сегодня мы рады анонсировать новый портал с открытым исходным кодом Antmicro, на котором вы можете совершите экскурсию по нашим проектам с открытым исходным кодом, узнайте больше о нашей миссии и способах использования наших технологий, чтобы помочь вам создать продукт следующего поколения .

Сайт портала демонстрирует все открытые возможности Antmicro. - исходные проекты в пяти ключевых областях: ASIC и FPGA, которые, по словам компании, движутся к революции, которая приведет к появлению гораздо большего количества модульных, программно-управляемых и многоразовых систем - все с открытым исходным кодом; платформы разработки, в том числе его система-на-модуле АРВСОМ; крайний искусственный интеллект; и облачные системы, в том числе Renode и связанные среды непрерывной интеграции (CI).

Портал с открытым исходным кодом Antmicro теперь работает на своем выделенном субдомене.

Графика Gremlin ставит FPGA на вашу шину ISA как видеокарту с открытым исходным кодом

Энтузиаст винтажных вычислений Эрик Tube Time Шлапфер выпустил проект с открытым исходным кодом, призванный вернуть к жизни классические компьютеры на базе шины Industry Standard Architecture (ISA) путем замены мертвых или просто сложных в использовании видеокарт MDA и CGA.

Graphics Gremlin - это видеокарта ISA на базе FPGA, специально разработанная для эмуляции некоторых старых видеостандартов, - объясняет Эрик. Этот начальный выпуск эмулирует оригинальный монохромный графический адаптер IBM PC (MDA), а также оригинальный цветной графический адаптер IBM (CGA). Поскольку логика определяется потоком битов, загруженным в FPGA, в будущем могут быть доступны новые эмуляции для поддержки других видеостандартов.

«Но зачем имитировать старую видеокарту, если их все еще довольно просто найти в сети? Карты найти несложно, но гораздо труднее найти мониторы, которые могут синхронизироваться с необычными частотами, используемыми MDA (18 кГц) и CGA (15 кГц), и эти частоты редко поддерживаются современными ЖК-мониторами или оборудованием для захвата видео. br />
«И для MDA, и для CGA, - продолжает Эрик. «У Graphics Gremlin есть порт VGA, который может передавать видео, работающее на стандартных (31 кГц) частотах, которые хорошо поддерживаются ЖК-мониторами, преобразователями VGA-HDMI и устройствами захвата USB.

Оборудование Gremlin - это двухслойная плата, построенная на FPGA Lattice Semiconductor iCE40HX4K, на которой работает Verilog, созданный с помощью Project IceStorm и NextPNR. Все, включая схемы и перечень материалов, доступно по международной лицензии Creative Commons Attribution-ShareAlike 4.0 в репозитории Эрика GitHub.

HRT PoC от Gatecat дает возможность «горячей реконфигурации» ПЛИС

Разработчик ПЛИС под псевдонимом Gatecat выпустил экспериментальный проект, который добавляет базовые возможности редактировать и продолжать в ПЛИС: горячая реконфигурация или HRT.

Это очень уродливая проверка концепции. загрузки модифицированного проекта FPGA без потери состояния с использованием функций, аналогичных частичной реконфигурации [Lattice Semiconductor] ECP5 , - поясняет Gatecat о проекте. Он включает в себя небольшую демонстрацию, которая превращает счетчик вверх в счетчик вниз, сохраняя значение счетчика.

« В настоящее время он подходит только для демонстраций такого размера и далек от чего-то полезного, но это вкус будущего, в котором FPGA имеют поддержку редактирования и продолжения. Более сложные конструкции, вероятно, появятся через год .

Проект аналогичен по концепции более ранним усилиям Сильвена Лефевра, Хуанмы Рико и Унаи Мартинес-Корраль продемонстрировано в информационный бюллетень за последний месяц , в котором Lattice iCE40 циклически перебирает восемь отдельных дизайнов, загруженных из его флэш-памяти SPI. Каждый дизайн возвращается к загрузчику при нажатии кнопки, - пояснил тогда Сильвен. Это быстрее, чем менять местами весь дизайн, поскольку обновляются« только первые 4 КБ».

Видео о HRT в действии доступно в аккаунте Gatecat в Twitter, а исходный код был опубликован на GitHub по неуказанной лицензии.

Стивен Марц предлагает пять советов по написанию сборки RISC-V

Педагог Стивен Марц опубликовал руководство по написанию ассемблера RISC-V, предлагающее пять ключевых советов по тому, что он называет искусством написания ассемблера для свободной архитектуры с открытым исходным кодом.

Написание ассемблера. это само по себе искусство », - объясняет Стивен. Когда компилируется C, C ++ или любой другой язык, компилятор определяет искусство написания ассемблера. Однако на этот раз мы рассмотрим некоторые методы и решения, которые мы можем принять, чтобы написать их сами.

«Мы будем использовать RISC-V, чтобы увидеть, как разрабатывать логику, писать логику и переводить логику в сборку .

Руководство Стивена, предназначенное для начинающих, разбито на пять ключевых советов : проектирование логики на удобном языке, возможно даже псевдокоде; небольшие перекусы и тестирование по ходу дела; знать свою роль, в частности обращая внимание на порядок действий; знание того, как вызвать функцию; и документация - ключевой совет для любого проекта.

Полное руководство доступно на веб-сайте Стивена.

Коротко о новостях FOSSi

Есть отзывы или новости для включения в будущий информационный бюллетень? Отправьте это по адресу [email protected].

Подпишитесь, чтобы получать El Correo Libre прямо на почту.