Cocotb версии 1.4.0 приносит значительные улучшения

Cocotb, общественный проект, проводимый под эгидой фонда FOSSi, с гордостью объявляет о выпуске новой версии 1.4.0. Cocotb — это среда COsimulation TestBench на основе COroutine для проверки VHDL/Verilog RTL с использованием Python.

Этот выпуск завершает шестимесячный период разработки, как и его предшественники в недавней истории. Основное внимание в этом выпуске уделялось стабильности и простоте использования.

Написание кода тестового стенда стало более интуитивным, чем когда-либо, благодаря полной поддержке асинхронных функций. В двух словах: все асинхронные функции теперь можно использовать как сопрограммы, их больше не нужно аннотировать с помощью @cocotb.coroutine.

Вместо того, чтобы использовать yield для ожидания завершения сопрограмм, можно использовать более описательный await. . Важно: старый синтаксис по-прежнему полностью поддерживается и может использоваться вместе с новым асинхронным синтаксисом. Вы можете перейти к документации для получения более подробной информации о синтаксисе и новых сценариях использования, которые он позволяет использовать.

Вторым важным улучшением в этом выпуске является наша система сборки. С самого начала cocotb поставляла систему сборки на основе make. Эта система сборки служит двум целям: она компилирует и устанавливает внутренние библиотеки поддержки cocotb, а также библиотеку VPI/VHPI/FLI, которая подключается к симулятору во время выполнения.

На втором этапе Система сборки правильно вызывает симулятор для загрузки библиотек cocotb, передачи исходных файлов RTL и запуска моделирования. Все, что нужно сделать пользователям cocotb, чтобы использовать эту функциональность, — это включить два фрагмента make-файла, Makefile.inc и Makefile.sim.

В выпуске 1.4.0 мы создали и запустили cocotb. моделирование еще проще. Во-первых, теперь пользователям нужно только включить файл Makefile.sim; Makefile.inc больше не нужно включать. Под капотом произошло более существенное изменение: этап компиляции бинарных библиотек больше не выполняется при запуске симуляции. Вместо этого библиотеки компилируются во время установки cocotb с помощью pip install cocotb.

Благодаря этому изменению интегрировать cocotb во внутренние системы сборки проще, чем когда-либо, а время запуска при запуске количество симуляций сократилось, и больше нет необходимости в присутствии компилятора при запуске симуляций. Что еще более важно, это изменение прокладывает путь к лучшему способу запуска симуляций cocotb без make; сделать это уже давно просили наши пользователи Windows.

Подробную информацию о дополнительных улучшениях, спонсорах, поддержавших выпуск, и о том, как начать работу с cocotb, можно найти на странице . на веб-сайте Фонда FOSSi или в официальном журнале изменений релиза — и если вы хотите спонсировать разработку cocotb, пожалуйста, обратитесь!< br />
— Филипп Вагнер, директор фонда FOSSi

Запуск комплекта разработки SkyWater Production с бесплатным обязательством по производству

Объявленный на первом мероприятии FOSSi Foundation Dial-Up в презентации Тима Анселла из Google, пакет разработки SkyWater Production стал официальным — и поставляется с предложением бесплатного производства для открытых аппаратных инициатив, стремящихся сделайте шаг от создания программируемых вентильных матриц (FPGA) к выделенному кремнию.

PDK SkyWater с открытым исходным кодом — это совместная работа Google и SkyWater Technology Foundry, направленная на создание комплекта Process Design Kit с полностью открытым исходным кодом. и сопутствующие ресурсы, — объяснил Тим о платформе во время презентации Dial-Up, — которые можно использовать для создания производственных конструкций на предприятии SkyWater.

Фонд FOSSi», — добавляет к объявлению директор Филипп Вагнер. Мы помогли сообществу Free and Open Source Silicon, нашему сообществу, расти и решать огромные проблемы на протяжении многих лет. Открытый, пригодный для производства PDK был основным блокировщиком в полностью открытом потоке между RTL и физическим чипом, и мы очень рады видеть, что этот блокировщик удален.

PDK основан на хорошо установлен узел гибридного техпроцесса 180–130 нм, первоначально разработанный в Cypress Semiconductor. Чтобы поддержать экосистему, Google подтвердила, что будет финансировать несколько многопроектных циклов производства пластин, покрывающих всю стоимость производства для проектов с открытым оборудованием, первый из которых запланирован на ноябрь, а дополнительные — в течение 2021 года.
< br /> Описанный как находящийся в статусе экспериментальной предварительной версии/альфа-выпуска, PDK теперь доступен на GitHub под разрешающей лицензией Apache License 2.0; документацию можно найти в Read The Docs. Тем временем презентация Тима доступна на канале FOSSi Foundation на YouTube.

QuickLogic запускает краудфандинговую программу QuickFeather Open FPGA

QuickLogic официально открыла краудфандинговую кампанию для QuickFeather, платы разработки FPGA, построенной на основе системы на кристалле EOS S3 (SoC) компании и предназначенной для проектов с низким энергопотреблением.

В рамках нашей недавно анонсировав «Инициативу QuickLogic Open Reconfigurable Computing (QORC), мы особо позаботились о том, чтобы сделать все, что связано с QuickFeather, открытым исходным кодом, от оборудования до программного обеспечения и инструментов», — объясняет QuickLogic. Индустрия ПЛИС созрела для изменений, которые может предложить открытый исходный код. QuickFeather — это наш способ приветствовать эти изменения!

Цепочка инструментов, лежащая в основе QuickFeather, и EOS S3, на которой она основана. , полностью открыт — благодаря партнерству между QuickLogic и Antmicro, а также вкладу сообщества SymbiFlow и дополнительной помощи Google.

Сам EOS S3 имеет встроенную FPGA с 2400 эффективными 64 КБ выделенной памяти, а также ядро ​​аппаратного микроконтроллера Arm Cortex-M4F с частотой 80 МГц. Плата форм-фактора Feather также включает в себя схему зарядки аккумулятора, датчик давления DPS310, акселерометр MC3635 и микрофон IM64D130 в качестве встроенных датчиков.

Более подробная информация доступна на сайте Crowd. Страница кампании снабжения, где QuickFeather доступен по цене 59 долларов за плату, или для тех, кто хочет собрать свои собственные устройства, можно приобрести набор из пяти чипов EOS S3 за 30 долларов.

FPGA Soft-Core SoC Shoot-Out соревнуется в проектах

Rik TW с сайта Just Another Electronics Blog (Jaeblog) для любителей электроники опубликовал обзор программных систем-на-чипе (SoC) FPGA, в котором тестируются проекты от NEO430 до VexRiscV.

Часто бывает очень удобно иметь ЦП в ПЛИС. Хотя некоторые из них продаются со встроенным процессором, большинство — нет, — объясняет Рик. Популярным вариантом является использование так называемого процессора Softcore, процессора, реализованного в логике FPGA. Я решил взглянуть на несколько популярных и менее популярных, чтобы увидеть, насколько они просты в использовании, насколько они быстры и какой из них может быть хорошим выбором для проекта.

«У меня есть несколько требований, которым должен соответствовать любой ЦП: 1. Должен быть доступен компилятор GCC или LLVM. 2. ЦП не зависит от поставщика, ЦП должен работать на всех ПЛИС. Если возможно, простую готовую SoC с UART, таймером и GPIO — это хорошо, но не обязательно. OpenSPARC S1 Core и Swerv EH1 — хотя последние два пришлось исключить, так как они были слишком велики, чтобы поместиться на отладочной плате Arty FPGA, используемой для тестирования.

Каждая SoC прошла ряд испытаний. тесты, охватывающие простоту использования, производительность, размер, а также внимание как к используемому языку, так и к лицензии, по которой он доступен.

Мне больше всего понравились VexRiscv, LEON3 и NEO430 с точки зрения удобство использования, — заключает Рик. Ни один из них не был идеальным. VexRiscv очень гибок, но в некоторых областях ему не хватает документации, LEON3, вероятно, отлично работает с коммерческой лицензией, а NEO430 не имеет отладчика. Но в целом эти три варианта кажутся мне лучшим выбором, если вам нужен ЦП для проекта FPGA.

Полный пост, а также комментарии, представляющие некоторые другие проекты, можно найти здесь. на сайте Jaeblog.

OpenPOWER Foundation выпускает ядро ​​A2I POWER под лицензией CC-BY 4.0

OpenPOWER Foundation официально выпустила ядро ​​A2I POWER, упорядоченное многопоточное 64-разрядное ядро ​​POWER ISA, изначально разработанное для сценариев использования в пограничных сетях, под лицензией Creative Commons Attribution 4.0.

A2I за последнее десятилетие продемонстрировала свою надежность — это мощная технология с широким спектром возможностей, — говорит Менди Фурманек, президент OpenPOWER Foundation и директор по развитию бизнеса открытого оборудования POWER в IBM. Мы рады видеть, что сообщество открытого исходного кода может сделать для модернизации A2I с помощью современной открытой POWER ISA и для адаптации технологии к новым рынкам и разнообразным вариантам использования.

Благодаря прочной основе с открытой POWER ISA, а теперь и с ядром A2I, движение аппаратного обеспечения с открытым исходным кодом будет ускоряться быстрее, чем когда-либо, — добавляет Джеймс Кулина, исполнительный директор OpenPOWER Foundation. A2I дает сообществу отличную отправную точку и позволяет разработчикам перенести идею с бумаги на микросхему.

Первоначально разрабатывался как процессор с проводной скоростью для семейства устройств IBM PowerEN для периферийных сетей. , ядро ​​A2I POWER позже нашло применение в семействе суперкомпьютеров BlueGene/Q в качестве процессора общего назначения. Ядро включает в себя возможность расширения в виде дополнительного вспомогательного исполнительного блока (AXU), предназначенного для тесной связи с самим ядром и облегчения конструкции специального назначения.

Ядро уже доступно на Репозиторий OpenPower-Cores GitHub.

Cobham Gaisler выпускает ядро ​​​​NOEL-V RV64 в рамках GRLIB-GBL 2020.2

Cobham Gaisler теперь сделала реализацию своего ядра NOEL-V с открытым исходным кодом, основанную на архитектуре набора инструкций RV64 RISC-V, доступную как часть последней версии открытой базовой IP-библиотеки GRLIB.

“ Мы только что выпустили версию нашего процессора NOEL-V RISC-V RV64 с открытым исходным кодом, — объявила компания ранее в этом месяце, — реализующую архитектуру набора инструкций от RISC-V International, и сделали ее доступной для изучения и оценки заказчиком. Версия GRLIB-GPL 2020.2 нашей основной библиотеки GRLIB IP также содержит необходимую инфраструктуру вокруг процессора».

Последний выпуск библиотеки включает в себя как ядро ​​NOEL-V RISC-V, так и LEON5, еще один исходное ядро, основанное на архитектуре набора инструкций OpenSPARC. Оба ядра представляют собой двойную задачу с тем, что компания описывает как расширенные возможности прогнозирования ветвлений. кроме того, LEON5 поддерживает Altera C5EKIT, а NOEL-V — Arty A7. В течение 2020 года, — обещает компания, — будут выпущены специализированные версии как LEON5, так и NOEL-V, которые требуют меньше логических ресурсов и адаптированы для реализации в ПЛИС среднего уровня.

Доступен GRLIB. скачать сейчас под Стандартной общественной лицензией GNU на веб-сайте Cobham Gaisler.

zGlue запускает инициативу Open Chiplet, веб-API ChipBuilder «скоро появится»

Компания zGlue, специализирующаяся на изготовлении микросхем, официально запустила инициативу Open Chiplet Initiative в партнерстве с Google и Antmicro, стремясь предоставить открытые проекты и инструменты для разработки микросхем, основанные на открытом формате файлов, получившем название ZEF.

Инициатива zGlue Open Chiplet — это галерея открытых дизайнов, инструментов и форматов файлов, которые охватывают экосистему чиплетов от наборов инструментов до готовых проектов, — поясняет компания. Цель инициативы — снизить входной барьер для создания среды совместной работы для систем на базе чипсетов.

«zGlue предоставляет набор инструментов: формат zGlue Exchange Format (ZEF), библиотека программного обеспечения для создания/тестирования (PyChipBuilder), примеры проектов, комплекты средств разработки и центральное место для демонстрации и распространения открытых проектов. Объединение этих инструментов вместе может позволить сторонним дизайнерам внести свой вклад в инициативу.

«В качестве альтернативы дизайнеры могут использовать готовые проекты в качестве шаблонов, чтобы дать толчок своей разработке. Просмотрите категории, перечисленные ниже, чтобы найти вдохновение, поддержать свой дизайн или, что еще лучше, внести свой вклад в укрепление сообщества! Каждый дизайн и сопутствующие материалы имеют соответствующую лицензию и авторские права, указанные в соответствующих репозиториях. К ним относятся материалы, выпущенные под лицензиями с открытым исходным кодом, открытыми аппаратными лицензиями, производными от открытых лицензий, копилефтом и разрешительными документами.

Инициатива Open Chiplet в настоящее время включает три открытых проекта — GEM1, GEM2 и OmniChip — с веб-API для платформы ChipBuilder, описанным как скоро. Более подробная информация доступна на официальном сайте.

Последовательное USB-устройство Кейт Темкин использует всего две строки кода nMigen

Разработчик Кейт Темкин выпустила открытый последовательный преобразователь USB, написанный всего двумя строками nMigen, для реализации которого требуется всего три контакта ввода/вывода плюс один резистор.

Хакеры ПЛИС, — пишет Кейт в Twitter. выпуска. Хотите добавить в свой проект преобразователь usb-serial в стиле ttyACM? Используя только: две линии nMigen (+ настройка платформы)?; три контакта ввода/вывода + резистор (или PHY)?; столько символов в секунду, сколько позволит вам ваш USB?

«Ну, вот! ^_^”

Кейт отмечает, что проект требует некоторого тактирования и не будет работать на банках, где VCCIO не установлено на 3,3 В, и что еще предстоит выполнить некоторую вспомогательную работу. «В течение следующих нескольких дней, — пишет она, — я собираюсь добавить несколько помощников по генерации ядра — вещи, которые автоматически берут фрагменты, подобные паре строк выше, и генерируют ядра Verilog с интерфейсами ULPI/UTMI/raw-IO. ”

Более подробная информация доступна в «Ветке Твиттера, а исходный код доступен в репозитории Great Scott Gadgets GitHub.

Фонд программирования объявляет о принятии RISC-V ISA

Programming Foundation, организация, созданная для повышения компьютерного образования и демократизации ресурсов, объявила о переходе на бесплатную архитектуру набора инструкций RISC-V (ISA) с открытым исходным кодом и о разработке собственной операционной системы.

Фонд программирования обязуется распространять информацию и образование в области компьютерного программирования и операционных систем, чтобы все были вовлечены и никто не остался позади, пока мир развивается, — пишет компания. Мир выиграл от открытого исходного кода, и теперь пришло время использовать его возможности для улучшения будущего. В The Programming Foundation мы находимся на начальном этапе разработки операционной системы с простым интерфейсом, работающей на основе открытой архитектуры набора инструкций, RISC-V.

«Мы пытаемся предоставить эту экосистему для учащимся из малообеспеченных семей, чтобы они могли получить столь необходимые навыки программирования и основы операционных систем. Мы взялись за создание операционной системы на основе FreeBSD. После нашего третьего сбора средств мы планируем начать производство этих недорогих устройств.

«Мы будем собирать средства и работать с другими некоммерческими организациями и школами, чтобы расширить возможности учащихся в нескольких частях США и Индии. Со временем мы планируем сделать то же самое в Юго-Восточной Азии и Африке. Это не только поможет нам стать умнее, но и демократизировать внедрение процессоров RISC-V.

Более подробная информация о проекте доступна на официальном сайте.

Государственные учреждения должны выпускать проекты как открытое оборудование, считают ученые

Хавьер Серрано из CERN и Карлос Серрано из LBNL объединились, чтобы написать трактат о том, почему и как государственные учреждения должны выпускать любые аппаратные разработки, которые они создают, как открытое аппаратное обеспечение с разрешительной лицензией.

Представьте себе мир, в котором институты создают общий пул знаний и технологий, к которому каждый имеет свободный доступ, — пишут они. Мир, в котором коммерческие организации строят это общее достояние, чтобы добавлять ценность и получать доход, часть которого повторно вливается в общественную сферу, чтобы подпитывать непрерывный рост общего достояния.

«Представьте, что у нас было способ сделать этот процесс сверхэффективным. Просто подумайте о творческой энергии, уже присутствующей в государственных учреждениях: университетах, лабораториях, государственных учреждениях… В этом обзоре мы утверждаем, что при координации и соответствующей поддержке это видение может привести к огромному импульсу для инноваций и благосостояния.

Статья охватывает раннюю историю бесплатного программного обеспечения с открытым исходным кодом и описывает аналогичный процесс демократизации, происходящий в настоящее время для аппаратного обеспечения, но предупреждает о ряде факторов, включая инерцию и негативные внешние стимулы, которые в настоящее время блокирование участия государственных учреждений.

Полный текст статьи доступен на Medium.

Silice Сильвена Лефевра предлагает язык для размещения алгоритмов на FPGA

Разработчик Сильвен Лефевр (Sylvain Lefebvre) выпустил альфа-версию Silice, языка программирования с открытым исходным кодом, призванного максимально упростить эффективную реализацию алгоритмов на оборудовании FPGA.

Silice позволяет писать алгоритмы для FPGA так же, как мы пишем их для процессоров: определяя последовательности операций, подпрограммы, которые можно вызывать, и используя операторы потока управления, такие как while и break, — пишет Сильвен. В то же время Silice позволяет вам полностью использовать параллелизм и тонкости архитектур FPGA, описывая операции и алгоритмы, которые выполняются параллельно и всегда активны, а также конвейеры.

«Silice остается близким к аппаратное обеспечение: ничего не запутывается. При написании алгоритма вы контролируете, что происходит в каком такте, с предсказуемыми правилами управления потоком. Домены часов выставлены. На самом деле, Silice компилируется в Verilog и взаимодействует с ним: вы можете напрямую создавать экземпляры и связываться с существующими модулями. сигнал) можно моделировать и визуализировать. Silice отлично работает с цепочкой инструментов FGPA с открытым исходным кодом (yosys/nextpnr/icestorm).

Хотя Сильвен уже использовал Silice для разработки всего, от небольшого ядра RISC-V до программных ядер, реализующих игру. движки классических шутеров id Software Wolfenstein 3D и Doom, он описывается как альфа-статус. Документация отсутствует, некоторые примеры устарели или далеки от совершенства, некоторые очень важные функции языка отсутствуют, и существует множество известных проблем, — предупреждает Сильвен. Я уверен, что смогу избежать серьезных изменений синтаксиса, нарушающих код, но некоторые корректировки могут потребоваться.

Silice теперь доступен под Стандартной общественной лицензией GNU Affero версии 3.0 на GitHub Сильвена. репозиторий».

Выпущена архитектура FPnew с открытым исходным кодом для операций с плавающей запятой

Группа исследователей опубликовала документ, описывающий FPnew, многоформатную архитектуру модулей с плавающей запятой с открытым исходным кодом, предназначенную для сверхточных вычислений.

Замедление закона Мура и стены власти требует перехода к тонко настраиваемые прецизионные (также известные как сверхточные) вычисления для снижения энергопотребления, — объясняют исследователи. Следовательно, нам нужны схемы, способные выполнять операции с плавающей запятой в широком диапазоне точности с высокой энергетической пропорциональностью. TP-FPU), способный поддерживать широкий спектр стандартных и пользовательских форматов FP».

Команда демонстрирует возможности FPnew, используя его в качестве расширения к архитектуре набора инструкций RISC-V, поддерживающей операции в два раза быстрее. точность, bfloat16 и восьмибитные форматы с плавающей запятой, а также операции с несколькими данными с одной командой (SIMD) и многоформатные операции.

Интегрированный в 32-битное ядро ​​RISC-V, наш -FPU может ускорить выполнение приложений со смешанной точностью в 1,67 раза по сравнению с предыдущим. базовый уровень FP32, сохраняя при этом сквозную точность и снижая энергопотребление системы на 37%, — обнаруживают исследователи.

Мы также интегрируем FPnew в 64-разрядное ядро ​​RISC-V, поддерживающее пять Форматы FP на скалярах или векторах SIMD с 2, 4 или 8 путями. Для этого ядра мы измерили кремний, изготовленный по технологии GlobalFoundries 22FDX, в широком диапазоне напряжений от 0,45 В до 1,2 В. Устройство достигает передовой измеренной энергоэффективности от 178 Гфлоп/сВт (на FP64) до 2,95 Тфлопс/сВт (на 8-разрядных мини-поплавках), а производительность — от 3,2 Гфлоп/с до 25,3 Гфлоп/с.

Полная версия статьи доступна для открытого доступа на arXiv.org.

Кратко о новостях FOSSi

У вас есть отзывы или новости для включения в будущий информационный бюллетень? Пожалуйста, отправьте это по адресу [email protected].

Подпишитесь, чтобы получить El Correo Libre прямо на свой почтовый ящик.