Как написать код myhdl для реализации унарного XOR в verilog reg [63:0] large_bus; wire xor_value; assign xor_value = ^large_bus; не работает для меня. @block def dataVecXor(large_bus, xor_value): @always_comb def outputlogic():...

Я пытаюсь загрузить myhld на ubuntu, а также установить cosimulation. myhdl был установлен нормально, но после установки cosimulation я не могу правильно запустить тестовый пример, предоставленный в пакете загрузки. при запуске сделанного теста...