Я сделал код контроля ошибок в Verilog, в котором я получил декодированные данные с некоторой задержкой в 18000 нс. Мне нужно сравнить декодированные данные с исходными данными, но мои исходные данные начинаются примерно со 100 нс, поэтому как провести сравнение этих двух сигналов.
Как отложить ввод моих данных в Verilog, чтобы их можно было синтезировать?
Мне нужно реализовать это оборудование.