Как говорится в предыдущем посте, а также в вики, «ivy bridge может выполнять« 8 DP FLOP / цикл: добавление 4-ширинного AVX + 4-ширинное умножение AVX». Я немного запутался здесь, я знаю, что у ivy bridge нет FMA , а набор инструкций AVX может выполнять 4 DP/цикл, так почему же 4 сложения + 4 умножения?
Как рассчитать флопы в секунду
comment
Пожалуйста, отформатируйте свой вопрос здесь. Это не сообщение WhatsApp, это правильный и формальный сайт вопросов и ответов.
- person BusyProgrammer schedule 17.02.2017
comment
Потому что, хотя и сложение, и умножение имеют пропускную способность 1/c на Ivy, он может выполнять оба из них, даже если они не связаны друг с другом в FMA.
- person harold schedule 17.02.2017
comment
@harold Спасибо за ответ! Я пытаюсь понять немного больше здесь. В руководстве Intel intel.com/content/dam/www/public/us/en/documents/manuals/ стр. 653 и 654, я вижу пропускную способность для инструкций add и mul на ivy bridge (06_3A/ столбец 3E) равно 1, правильно ли я смотрю?
- person Junjie Li schedule 18.02.2017
comment
@JunjieLi немного сложно сказать, что это за страница, но, если я правильно понял, это страница с инструкциями по целочисленным векторам. Плавающие операции AVX приведены в нижней части стр. C-7, стр. C-8. но этого не достаточно. Я не вижу нигде, где бы это объяснялось, но на странице 2-15 на диаграмме видно, что fpadd и fpmul идут к разным функциональным блокам через разные порты, исходя только из того, что они, скорее всего, могут выполняться параллельно, и это оказывается, что они действительно могут.
- person harold schedule 18.02.2017
comment
@harold Диаграмма очень вдохновляет! Большое спасибо!
- person Junjie Li schedule 18.02.2017
comment
Таблицы Intel, которые просто показывают пропускную способность, для этого - дерьмо; проверьте uops.info и agner.org/optimize, чтобы увидеть, конкурируют ли две инструкции за одну и ту же единицу выполнения или нет. задержка и пропускная способность во встроенных функциях Intel
- person Peter Cordes schedule 08.04.2021
