Есть ли какой-нибудь прямой способ реализовать полностью цифровую фазовую синхронизацию в синтезируемом Verilog? Все (включая ГУН) должно быть синтезировано. Сигналы, которые я хочу заблокировать, составляют ~ 0,1-1% от системной тактовой частоты. Я использую тот, который реконструировал из документов IEEE 1980-х годов, но он ведет себя не так хорошо, как рекламируется.
Для простоты замок может работать по двоичному импульсному сигналу.