Мне интересно, знает ли кто-нибудь о хорошем независимом от поставщика конструкторе межсоединений AXI4 (Lite/Stream), таком как Qsys или IP-конфигуратор.
Я бы предпочел создать системную платформу FPGA, максимально независимую от поставщика.
Мне интересно, знает ли кто-нибудь о хорошем независимом от поставщика конструкторе межсоединений AXI4 (Lite/Stream), таком как Qsys или IP-конфигуратор.
Я бы предпочел создать системную платформу FPGA, максимально независимую от поставщика.
Вы можете использовать шаблонные процедуры AXI, реализованные в следующем репозитории (лицензия VHDL, BSD): https://github.com/sergeykhbr/riscv_vhdl
Файл types_nasti.vhd реализует банк регистров, специфичный для шины AXI, общую процедуру обновления и функции доступа, которые должны вызываться с пользовательского устройства.
Структура проекта очень похожа на реализацию Gailser LEON3, но в ней реализован 64-битный процессор Rocket-Chip (RISC-V ISA) и несколько модулей AXI4: UART, GPIO, контроллер IRQ и т. д. Их можно использовать в качестве примера использования шаблона AXI. процедуры.