Мне нужно проверить параметризованный модуль в verilog, например:
module A #(PAR1, PAR2, PAR3) (/*input, outputs*/);
Этот модуль создается несколько раз с разными значениями параметров.
Мне нужно сгенерировать модуль SPECMAN, который может получать ПАРАМЕТРЫ как константы для объявления переменной/порта. Эти параметры также используются для логических вычислений.
Я не смог найти способ передать ПАРАМЕТРЫ в модуль specman, как это можно сделать в verilog.
Является ли это возможным?
Если нет - есть ли альтернативное решение?