Типичная задержка доступа L1 и L2 для SoC на базе ARM Cortex-A9

Я ищу задержку доступа L1 и задержку доступа L2 для SoC, сделанных из процессоров ARM Cortex-A9, таких как Nvidia Tegra 2 и Tegra 3, которые имеют несколько процессоров ARM A9.

Я смог найти некоторую информацию о размерах L1 и L2 этих архитектур, но мне не удалось найти много информации о задержке доступа L1 и L2. Единственная достоверная информация, которую я нашел, заключается в том, что «задержка кэша L2 на Tegra 3 на 2 цикла быстрее, чем на 2, в то время как задержки кэша L1 не изменились».

Здесь упоминается, что L2 на Tegra 2 имеет задержку 25 тактов и здесь упоминается, что L1 имеет задержку 4 цикла, а L2 имеет задержку 31 до 55 циклов. Ни одна из этих ссылок не является полностью надежной. Я надеялся найти больше информации на веб-сайтах и ​​технических документах Nvidia, TI и Qualcomm, но безуспешно.

РЕДАКТИРОВАТЬ: информация о подобных SoC, таких как OMAP4460 и OMAP4470, тоже была бы отличной.


arm cpu-cache tegra omap
person aminfar    schedule 15.12.2012    source источник
comment
Могу я спросить, зачем вам это нужно?   -  person auselen    schedule 17.12.2012
comment
для сравнения производительности кеша на SoC, использующих процессоры ARM-A9. Кэш для A9 может быть спроектирован по-разному, поэтому в итоге вы получите системы с очень разной производительностью и энергопотреблением. Мне нужны эти номера кеша, чтобы я мог предположить производительность A9 для некоторых приложений.   -  person aminfar    schedule 18.12.2012
comment
L1 тесно связан с A9, L2 вообще L2C-310. Что вы подразумеваете под архитектурой по-разному? У них есть несколько настроек задержки оперативной памяти или они могут иметь разные размеры. Задержки кеша вообще нетривиальны. См. заголовки здесь infocenter.arm.com/help /topic/com.arm.doc.ddi0246h/   -  person auselen    schedule 18.12.2012
comment
Я нашел несколько цифр на стр. 28 здесь, в которых сравниваются UP и MPCORE с L2C-310 и без него. Этот документ предполагает, что задержка L1 должна составлять 1 цикл (я не уверен); Цифры L2 незначительно меньше, чем вы отметили. Но, как заметил auselen, есть настройки, влияющие на L2.   -  person Joe Kul    schedule 20.12.2012
comment
Вы нашли эти данные? Мне нужно знать их (т. е. чистую/грязную задержку доступа L1/L2) для A9 MPCore. Любой совет?   -  person JohnTortugo    schedule 01.08.2014
comment
@JohnTortugo Не так много информации, кроме информации, которую вы можете найти по ссылкам в этом посте.   -  person aminfar    schedule 04.08.2014

Ответы (1)


arrow_upward
4
arrow_downward

Чтобы получить авторитетный ответ, попробуйте запустить lmbench (HowTo?) на выбранной вами цели.

Набор результатов для AM37x (вариант семейства TI OMAP3) доступен здесь для справки.

Также ознакомьтесь с этой презентацией, в которой описывается задержка и пропускная способность различные конфигурации кэшей в системе ARM Cortex A9 MP.

person TheCodeArtist    schedule 23.03.2014