Я переношу код из SystemVerilog на SystemC. SV легко может интерпретировать упакованные структуры битов / логики как один бит / логический вектор. Например:
typedef struct logic {
logic [31:0] blk1; //63:32
logic [4:0] blk2; //31:27
logic [2:0] blk3; //26:24
logic [4:0] blk4; //23:19
logic [2:0] blk5; //18:16
logic [7:0] blk6; //15:8
logic [7:0] blk7; //7:0
} typ_block;
...
typ_block blockA;
logic[63:0] blockB;
blockB = blockA; // no problem here
Но с SystemC и шаблоном sc_lv ‹> это дает ошибку компилятора из-за несоответствия типов.
struct typ_block {
sc_lv<32> blk1; //63:32
sc_lv<5> blk2; //31:27
sc_lv<3> blk3; //26:24
sc_lv<5> blk4; //23:19
sc_lv<3> blk5; //18:16
sc_lv<8> blk6; //15:8
sc_lv<8> blk7; //7:0
};
...
typ_block blockA;
sc_lv<64> blockB;
blockB = blockA; // compiler error
Есть ли хороший способ сделать этот эквивалент, поддерживаемый SystemC? Я могу думать о потенциальных решениях, но они не изящны и не лаконичны, и я не уверен, что приведение указателя в стиле c будет безопасным / правильным.