Отладка ПЛИС USRP2

Я добавил некоторые функции в код FPGA (Verilog) в USRP2. Я хотел бы отладить код. Не могли бы вы предложить, как отладить код FPGA.

Я не хочу писать тестбенч для модуля. Возможно ли, чтобы я мог писать в буфер в коде FPGA и читать этот буфер из прошивки и читать его с последовательной консоли USRP2.

Любые подсказки/направления будут очень полезны.

Спасибо Киран


gnuradio fpga verilog usrp
person Kiran    schedule 01.09.2011    source источник
comment
Вы хотите сказать, что пытались использовать этот дизайн вообще без какой-либо симуляции?   -  person    schedule 01.09.2011
comment
Почему вы не хотите написать тестовый стенд и смоделировать дизайн? Моделирование обычно требует гораздо меньше работы, чем добавление контрольных точек, построение, тестирование и повторение потока. Особенно в первый раз, когда вы вызываете данную функцию.   -  person davidd    schedule 01.09.2011
comment
Кроме того, какой тип доступа в настоящее время предоставляет последовательная консоль? Если вы можете читать и записывать регистры в дизайне HDL, вы можете добавить свои собственные регистры отладки, а затем читать и записывать их с помощью последовательной консоли. Вы также можете вывести некоторые сигналы на тестовые точки на физической плате и посмотреть на них с помощью осциллографа, логического анализатора или, если они достаточно медленные, даже мультиметра. Chipscope — еще один вариант для получения видимости внутренних сигналов.   -  person davidd    schedule 01.09.2011
comment
Нет. Я построил модель в Simulink с использованием библиотеки Xilinx и сгенерировал HDL Netlist в Verilog, и я интегрирую это в код USRP2 FPGA. Я сделал моделирование в Simulink.   -  person Kiran    schedule 02.09.2011

Ответы (1)


arrow_upward
1
arrow_downward

Вы можете отлаживать свой код двумя различными способами, один из которых использует порт отладки, доступный на устройстве, второй — использовать порт JTAG и использовать ChipScope для отладки вашего кода.

Это с сайта GR: http://gnuradio.org/redmine/projects/gnuradio/wiki/USRP2UserFAQ#Is-there-a-JTAG-port

Есть ли порт JTAG?

Да, на плате есть стандартный разъем JTAG, подключенный к FPGA и CPLD, но он может вам и не понадобиться. Поскольку FPGA программируется с SD-карты с помощью загрузочного CPLD, основная функция порта JTAG заключается в перепрограммировании CPLD. Вы можете использовать порт JTAG с ChipScope.

И это ответ, на который Ник Фостер ответил в списке рассылки GR:

На USRP2 (J301) есть порт отладки (разъем MICTOR), на который вы можете направлять сигналы для отладки. Он подключен к 32-битному проводу «debug» в u2_core.v. Просто подключите интересующие вас сигналы для отладки и используйте логический анализатор.

Б.Р., Фархад

person FarhadA    schedule 16.01.2012