Я пытаюсь отладить модуль Verilog. Я нахожу утомительным останавливать симуляцию, изменять код, а затем снова запускать симуляцию. Есть ли более простой способ?
Как перезапустить симуляцию Verilog в Modelsim
Ответы (3)
Называется restart
:-) Симулировать -> Выполнить -> Перезагрузить
Вот мои однострочники для простых итераций:
Чтобы начать симуляцию и создать сигнал:
vlog your_file.v; vsim work.your_TB; add wave -position insertpoint sim:/your_TB/*;
При обновлении кода и тестировании новых итераций:
vcom your_file.v; restart -f; run -A;
Одной команды «перезапустить» ModelSim недостаточно, если дизайн и/или испытательный стенд изменились, так как она просто перерисует последнюю симуляцию.
Дизайн и тестовый стенд необходимо перекомпилировать, чтобы учесть все изменения.
Обычно дизайн не изменился, и вы просто хотите запустить его на обновленном тестовом стенде. В этом случае вы можете перезапустить симуляцию, выполнив пользовательский скрипт, который вы вызываете с помощью команды «do {script-name}», когда это необходимо.
vlog -reportprogress 300 -work work testbench.v
restart -f
run 1us
Предположения: файл testbench = testbench.v; время моделирования = 1 мкс