Я погуглил, что Scala использует "@elidable" как своего рода макрос в C++.
Поддерживает ли ChiselHDL что-то подобное для отладки?
Или какие-то другие альтернативы?
в контексте scala,
@elidable(WARNING) def debug(signal: Wire) = when(signal){ printf("Cache miss!") }
debug(miss) // At every rising edge of clock, print whether there's cache miss or not.
Предположим, у Chisel есть препроцессор и оператор #ifdef.
#define DEBUG
#ifdef DEBUG
when(is_cache_miss){ printf("Cache miss!") }
#endif