Vivado разучился делать вывод типов?

Это не обязательно отвечает на ваш вопрос, но отвечает на ваш вопрос в цепочке комментариев:

Итак, Vivado 2013.4 имеет те же проблемы :( ... Я использовал пустой проект и добавил один исходный файл (см. Выше). После этого я нажал «Запустить синтез». Я также попытался включить VHDL-2008 с помощью этой команды TCL: set_property vhdl_version vhdl_2008 [current_fileset] и снова запустить синтез -> без изменений.Как я могу связаться с Xilinx?Вебкейсы упразднены...форум?

См. AR# 62291. Оказывается, вы все еще можете открывать новые вопросы веб-кейса через open Webcase действие.

Тестовый пример, который я написал из вашего исходного фрагмента, по совпадению имеет правильный порядок объявления/спецификации между тестовым примером и его тестируемой единицей прямого объекта (обозначенной GPIO):

library ieee;
use ieee.std_logic_1164.all;
-- use ieee.numeric_std.all;

entity pb_GPIO_Adapter is
    generic (foo: natural := 42);
    port (
    Clock:  in      std_logic;
    Reset:  in      std_logic;
    dummy:  out     std_logic
    );
end entity;

architecture foo of pb_GPIO_Adapter is

begin
DUMB:
    process (Clock, Reset)
        variable dumbit:    std_logic := '0';
    begin
        if Reset = '1' then
            dumbit := '0';
        elsif rising_edge(Clock) then
            dumbit := not dumbit;
        end if;
        dummy <= dumbit;
    end process;
end architecture;

library ieee;
use ieee.std_logic_1164.all;

entity fum is
end entity;

architecture fie of fum is
    signal dummy:       std_logic;
    signal CPU_Clock:   std_logic := '0';
    signal Reset:       std_logic;
begin
GPIO: 
    entity work.pb_GPIO_Adapter -- work substituted for L_PicoBlaze
        generic map (
           foo => 42
        )
    port map (
        Clock    => CPU_Clock,         -- Clock : in STD_LOGIC;
        Reset    => '0',               -- Reset : in STD_LOGIC;
        dummy    => dummy
    );
CLOCK:
    process
    begin
        wait for 10 ns;
        CPU_Clock <= not CPU_Clock;
        if Now > 200 ns then
            wait;
        end if;
    end process;
end architecture;

Заметьте, что я естественно (для себя) получил правильный порядок анализа. Я хотел поднять порядок в вашем минимальном проверяемом и полном примере, но в комментарии это было сокращено. Вы также можете заметить, что длинные цепочки комментариев и ответов не доступны для поиска, все, что там собрано, бесполезно для других пользователей stackoverflow.

Глядя на AR# 62291 (кстати для Vivado 2014.3) мы видим под Solution -

Ошибка возникает из-за того, что файл RTL не синхронизирован, а тип сигнала объявлен неправильно.

Обратите внимание, что язык не соответствует терминологии VHDL.

Это соответствует предыдущим загадочным сообщениям Xilinx об ошибках XST и указывает на необходимость по крайней мере проанализировать и разработать проектные спецификации перед синтезом. Мы могли надеяться на лучшее. По крайней мере, найти информацию по коду ошибки Xilinx (например, [Synth 8-2396]) проще, чем по некоторым конкурентам.

В любом случае, то, что вы получили то же самое в своем MVCe, и содержимое находится в неправильном порядке анализа, говорит нам, что это можно исправить с помощью тяжелой работы.

Вы также можете заметить, что в ссылке AR# 62291 есть действие с пометкой open Webcase, которое приведет вас на страницу поддержки WebCase, где вы сможете войти и открыть новую Webcase вопрос.

Я думаю, как только вы найдете проблему с порядком анализа в своем дизайне и исправите ее, вы вернетесь в бизнес.

И мораль этой истории в том, что поддержка Xilinx в Интернете должна быть точкой первого контакта для относительно новых проблем Vivado.

Чтобы создавать вопросы с ответами с помощью тега vivado, вы также может ответить на ваши вопросы. В настоящее время есть только шесть вопросов с тегом, это может помочь привлечь больше вопросов и ответов. (Ни на один из шести вопросов с пометкой Vivado ответы не приняты).

Неправильное разрешение перегрузки типа вызвано более ранней или более поздней синтаксической ошибкой в ​​том же исходном файле.

Ищите ошибки вокруг экземпляра. Исправление всех проблем с перегрузкой типов покажет, что это связано не с типами, а с другой ошибкой. Когда вы исправите эту ошибку, вы сможете отменить все исправления для перегруженных типов, и теперь они будут работать.