Как сигналы/порты периферии в микроконтроллере подключены к PAD?? Скажем, мой SoC имеет «n» сигналов. затем эти сигналы «n» будут подключены к пэду, а затем достигнут верхнего уровня. Как осуществляется это соединение?
как сигналы в SoC подключаются к PAD для достижения TOP
Ответы (1)
Соединения площадок выполняются проводами HDL, как и любое другое соединение. Эти провода будут пересекать иерархические границы, пока не достигнут контактных площадок, которые представляют собой экземпляры ячеек, как и любые другие*. Для некоторых пэдов требуется более одного соединения (для выходных сигналов, входных сигналов, включения выхода и/или управления направлением). Между вашим периферийным устройством и контактной площадкой может быть дополнительная логика SoC для функционального мультиплексирования контактной площадки, мультиплексирования тестового режима, тестовых структур отладки и/или jtag/scan.
Типичная (упрощенная) иерархия может выглядеть так:
- top
- core
- processor
- system_logic
- периферия_1
- периферийное_N
- subsystem_M
- io
- pad_X
- funcmux_X
- testmux_X
- jtag_X
- pad_cell_X
- pad_Y
- pad_Y
- pad_X
- core
Периферийное устройство_1 может быть подключено к контактной площадке_X, для чего требуется 1 провод для прямой выходной или входной контактной площадки, или 2 провода для выходной контактной площадки с возможностью трех состояний, или 3 для двунаправленной контактной площадки, или больше для более сложных электрических конфигураций контактной площадки. Этот пучок из N проводов будет перемещаться вверх по иерархии Verilog от периферии_1 к вершине и вниз к требуемой логике контактных площадок с помощью любой дополнительной логики, управляющей мультиплексированием контактных площадок или тестом. Приведенная выше иерархия является лишь одним из примеров.
В SoC в целом много проводов, и очень подвержены ошибкам при выполнении вручную. Можно использовать автоматизированный инструмент для сборки EDA IP.
* В потоках проектирования SoC со стандартной ячейкой контактная площадка — это просто еще одна ячейка. Точное расположение может быть продиктовано вашей библиотекой ячеек и/или физическим процессом проектирования.